- Spis treści
-
Wprowadzenie 7
1.1. Komputer o architekturze von Neumanna 7
1.2. Komputer o architekturze harwardzkiej 9
1.3. Mikroprocesor 10
1.3.1. Zasada działania mikroprocesora 10
1.3.2. Rozwój mikroprocesorów 12
1.3.3. Dodatki multimedialne 18
2. Arytmetyka komputerowa, obliczenia arytmetyczne 19
2.1. Własności obliczeń arytmetycznych 19
2.2. Systemy pozycyjne 20
2.3. Zapisy binarne znak-moduł 21
2.4. Zapis uzupełnienia do 2 22
2.4.1. Negowanie 23
2.5. Dodawanie i odejmowanie 24
2.6. Mnożenie 24
2.7. Dzielenie 25
3. Mikroprocesor 8086 i kontroler 8288 27
3.1. Mikroprocesor 8086 28
3.2. Kontroler 8288 30
4. Rejestry mikroprocesorów 32
4.1. Rejestry ogólnego przeznaczenia 32
4.2. Rejestry wskaźnikowe i indeksowe 33
4.3. Rejestry segmentowe 34
4.4. Rejestr wskaźnika rozkazów 35
4.5. Rejestr znaczników 35
4.5.1. Ustawianie i zerowanie znaczników 36
5. Assembler – język niskiego poziomu programowania 39
5.1. Organizacja danych 39
5.2. Zadania mikroprocesora 40
5.3. Wstęp do języka Assembler 41
5.4. Architektura mikroprocesora 8086 42
5.5. Stos 43
5.6. Pobieranie i wykonywanie rozkazu 43
5.7. Podstawowe tryby adresowania 44
5.7.1. Domyślny tryb adresowania 45
5.7.2. Natychmiastowy tryb adresowania 45
5.7.3. Bezpośredni tryb adresowania 45
5.7.4. Indeksowy tryb adresowania 46
5.7.5. Bazowy tryb adresowania 46
5.7.6. Indeksowy z przemieszczeniem tryb adresowania 46
5.7.7. Bazowy z przemieszczeniem tryb adresowania 46
5.7.8. Bazowy indeksowany tryb adresowania 47
5.7.9. Bazowy indeksowany z przemieszczeniem tryb adresowania 47
5.7.10. Skalowany indeksowany z przemieszczeniem tryb adresowania dla mikroprocesora 386 47
5.7.11. Skalowany bazowy z przemieszczeniem tryb adresowania dla mikroprocesora 386 47
5.7.12. Skalowany bazowy indeksowany z przemieszczeniem tryb adresowania dla mikroprocesora 386 48
5.7.13. Prefiksowanie 48
5.7.14. Przesyłanie mniejszych danych do większych rejestrów 48
5.8. Dyrektywy assemblera: DB, DW i DD 49
5.8.1. Stałe znakowe w asemblerze 50
5.9. Operatory w wyrażeniach asemblera 50
5.10. Przerwania 51
5.10.1. Mechanizm obsługi przerwań 52
5.11. Kompilacja programu 53
5.12. Program Hello World 54
5.13. Procedury 56
5.14. Rozkaz loop 57
5.15. Rozkaz and 59
5.16. Rozkaz aam 61
5.17. Funkcje Macro 62
6. Porty komputera 64
6.1. Program zawierający rozkaz in 65
6.2. Program zawierający rozkazy in oraz out 70
6.3. Adresy urządzeń komputera IBM PC oraz AT 73
7. Turbo Debugger 76
7.1. Obsługa programu Turbo Debugger 77
7.2. Śledzenie programu asemblerowego 78
8. Koprocesor 86
8.1. Rejestry koprocesora 86
8.2. Dokładność w zapisie liczb rzeczywistych 86
8.2.1. Round-off error w koprocesorze 88
9. Bramki elektroniczne 90
9.1. Bramka not 92
9.2. Bramka or 93
9.3. Bramka nor 93
9.4. Bramka and 93
9.5. Bramka nand 94
9.6. Bramka xor 94
10. Sumatory i półsumatory 95
10.1. Półsumator 95
10.2. Sumator 96
11. Przerzutniki 99
11.1. Przerzutnik SR 100
11.2. Przerzutnik JK 103
11.3. Przerzutnik JK – Master Slave 104
11.4. Przerzutnik D 105
11.5. Przerzutnik T 107
12. Rejestry liczniki 109
12.1. Liczniki szeregowe 109
12.2. Łączenie liczników szeregowych 111
12.3. Licznik szeregowy o zadanej pojemności 113
12.4. Liczniki równoległe 114
12.5. Liczniki rewersyjne 115
13. Rejestry przesuwające 117
13.1. Rejestr przesuwający szeregowo-szeregowy 118
13.2. Rejestr przesuwający równolegle-równoległy 118
13.2.1. Przykład 119
13.3. Rejestr przesuwający szeregowo-równoległy 120
14. Multiplekser i demultiplekser 122
14.1. Multiplekser 122
14.2. Demultiplekser 124
15. Układy i ich upraszczanie 125
15.1. Podział układów 125
15.2. Metoda map Karnaugh 126
15.2.1. Kod BCD 126
15.2.2. Mapy Karnaugha 128
15.2.3. Metoda Karnaugha 131
15.2.4. Algorytm Quine’a 133
16. Protokół ModBus 136
16.1. Ramka transmisji 136
16.1.1. Ramki w kodowaniu ASCII 137
16.1.2. Ramki w kodowaniu RTU 137
16.1.3. Obsługa pola adresu 138
16.1.4. Ramka transmisji 138
16.1.5. Funkcje w protokole Modbus 139
17. Internet 144
17.1. Warstwy protokołu 144
17.2. Komunikaty sieciowe 145
17.2.1. Algorytm komunikatu sieciowego 145
17.2.2. Algorytm przesyłania w przypadku utraty pakietu 146
17.3. Klasy adresów 147
17.3.1. Pięć klas adresów 147
17.4. Adresy w sieci 148
17.5. Maska podsieci 149
Organizacja i architektura komputera PC
Autor
Dyscyplina
nauki techniczne
nauki techniczne » informatyka
ISBN
978-83-7464-288-0
ISSN
0239-6114
Format
B5
Oprawa
miękka
Liczba stron
151
Rok wydania
2010
Wydanie
pierwsze
Spis treści
Cena
0,00
In order to arrange international shipping details and cost please contact wydawnictwa@agh.edu.pl